Gustard製アンプ&DAC 8

537 ：名無しさん＠お腹いっぱい。 ：2024/05/09(木) 17:16:59.17 ID:8/Rv0Xf/0.net

>>534
https://i.imgur.com/7fBA2fe.jpeg
実装から見るに、RJ45-蟹チップ（直近にXO）-ARM（直近にXO）っていう短いクロックパスとシグナルパスが撹乱されにくいから音良いんじゃない？
XMOSやCPLDに入力されるであろう、フェムトクロックとシンセサイザのクロックパスは、娘基板の外からコネクタ経由じゃん？　遠いしGNDガードパターンも皆無に見える

それとARMはSSD201というARMチップとおもうが、動作クロック1.2GHzなんよね。CPLDやFPGAはチップ内外で100MHz程度
DCO（ 集積回路内デジタル発振器）の分解能の桁が違う、それが理由（想像）かな
ARMはHVECデコードしてFHD60fpsで出力できるほど速い。つまり150MHzの3パラの帯域がある